127800734 Boundary Scan Test

  • View
    25

  • Download
    1

Embed Size (px)

Transcript

  • Tehnologia Boundary Scan - [ JTAG ] prezentare general

    Metodele clasice de testare ale unei plci electronice din punct de vedere electric sunt testul in-circuit i testul funcional. Testul in-circuit const n utilizarea unui adaptor tip pat de cuie (fixture) prin intermediul cruia sunt accesate majoritatea componentelor de pe o plac electronic populat (PCB). Accesul se face n nodurile electrice ale PCB-ului, pe pad-uri de testare, testndu-se izolat fiecare component n parte. Testul funcional permite analiza parametrilor la nivel de funcionalitate a plcii electronice prin testarea parametrilor semnalelor de input/output sau prin nglobarea plcii electronice ntr-un simulator al ansamblului final. Fundamental, testul in-circuit se bazeaz pe posibilitatea de acces fizic la nodurile electrice ale PCB-ului. Tehnologia SMD a avut un impact serios n abilitatea de plasare cu acuratee a pad-urilor de testare. Device-urile SMD i PCB-urile multistrat au fcut ca accesul fizic la nodurile electrice s fie serios limitat. Miniaturizarea plcilor electronice face ca anumite componente SMD s aib pinii foate apropiai, iar accesul la aceti pini pentru testare este dificil, spaiul util fiind sub 25 mils (0.6 mm). De asemenea, structura intern a IC-ului poate fi foarte complicat fiind necesari milioane de vectori de test pentru o testare integral. Sesiznd acest trend la mijlocul anilor 80' un grup de ingineri de test a examinat posibilitatea testrii plcilor electronice care prezint acces limitat la nodurile electrice. Soluia propus a avut la baz accesul la pinii circuitelor integrate folosind un registru de deplasare conectat intern la toi pinii componentei. Tehnologia a fost denumit Boundary Scan. Organizaia care a dezvoltat standardul Boundary Scan - la care au aderat toi producatorii de componente - se numete Join Test Action Group (JTAG). Aceast tehnologie a fost standardizat internaional i a primit codul IEEE1149.1-1990, fiind publicat prima dat n 1990. Astzi, ea este cunoscut sub numele Boundary Scan sau JTAG. Principiul de lucru Boundary Scan (JTAG) Un circuit integrat ce conine structur de tip Boundary Scan are adugat la fiecare pin de intrare sau de ieire un element suplimentar de memorie de 1 bit (0 sau 1 logic) care se numete celul Boundary Scan. Aceast celul poate capta informaia de nivel logic de la un pin de input sau poate scrie un nivel logic la un pin de output. Celulele de memorie sunt nlnuite formnd un registru serial, astfel c ele pot permuta date secvenial pornind de la un pin standard de intrare TDI (Test Data In) sau pot transmite date colectate serial printr-un pin standard dedicat numit TDO (Test data Out). Transmisia i recepia datelor se face sincronizat folosind un pin de clock TCK (Test Clock), iar modurile de operare n regim de testare sunt controlate prin pinul TMS (Test Mode Select). Comportamentul celulelor scanate i logica de lucru Boundary Scan este controlat prin intermediul unui controler dedicat numit TAP controller (Test Access Port controller). Pinul opional TRST (Test Reset) ne permite s resetm logica de testare Boundary Scan independent de structura logic funcional a circuitului integrat. Este foarte important de reinut c la nivelul circuitului integrat elementele de testare Boundary scan (celule de memorie, pinii TDI, TDO, TMS, TCK, TRST, TAP controller) sunt total separate de structura logic a circuitului integrat i nu o influeneaz n nici un fel. Firmele care produc circuite integrate ce conin aceast tehnologie furnizeaz gratuit descrierea modelului comportamental n regim de autotestare Boundary Scan, pentru fiecare circuit integrat n parte sub forma unui fiier cu extensia *.BDSL. n cazul n care exist mai multe componente de tip Boundary Scan ele sunt interconectate din faza de design a plcii electronice i astfel se creeaz un lan de tip Boundary Scan. De exemplu, considerm c avem 4 IC-uri, pinul de ieire serial TDO al IC1 este conectat la pinul de intrare serial TDI al IC2, pinul TDO al IC2 este conectat la pinul

  • TDI al IC3, pinul TDI al IC4 este conectat la pinul TDO al IC3. Practic s-a creat un lan de transmisie serial a informaiei de la pinul TDI al IC1 la pinul TDO al IC4. Pinii de clock TCK sunt conectai n paralel la toate IC-urile. Pinii de selecie TMS sunt conectai n paralel la toate IC-urile. Pinii TDI, TDO, TCK, TMS ai PCB-ului sunt conectai prin intermediul unei interfee standard la un computer ce ruleaz un software de aplicaie Boundary Scan. Acest software sesizeaz prezena celor 4 IC-uri cu celule Boundary Scan, furnizeaz serial vectori de testare i compar informaia transmis prin pinul TDI al lui IC1 cu informaia recepionat prin pinul TDO al IC-ului IC4, la o frecven setat variabil. (maxim 50MHz). Putem spune c testul Boundary Scan (JTAG) asigur o testabilitate ridicat a PCB-ului (placa de cablaj imprimat) prin utilizarea numai a 5 pini standard de interfaare utilizndu-se acelai test n faza de dezvoltare i n cea de producie. Suplimentar de la caz la caz, putem aduga teste funcionale i putem realiza programarea circuitelor integrate, reducnd timpii de dezvoltare i costurile de realizare a programelor de test pentru plci electronice populate.

    Principiile arhitecturii Boundary Scan

    ntr-un dispozitiv boundary-scan fiecare intrare digital principal i fiecare ieire digital principal contine suplimentar un element de memorie de uz general numit boundary-scan cell. Celulele pe intrrile principale se numesc input cells iar cele pe ieirile principale output cells . Denumirile input i output sunt relative la logica intern a dispozitivului. (Mai trziu vom vedea c este mult mai convenabil s ne referim cu termenii input i output la interconexiunile ntre dou sau mai multe dispozitive.) Mulimea celulelor boundary-scan sunt configurate n cte un registru paralel de deplasare de intrare i un registru paralel de deplasare de ieire. O operaie de ncrcare paralel numit operaie Capture permite ncrcarea valorile de la intrarea dispozitivului n celulele de memorie i transferarea semnalelor generate de logica intern a circuitului n celulele de ieire. O operaie paralel de descrcare numit operaie Update produce transferul coninutul celulelor de ieire la pinii de ieire a circuitului. Semnalul prezent n celulele de intrare va fi transferat logicii interne a circuitului.

  • Datele pot fi de asemenea deplasate de-a lungul registrului n mod serial (Shifted) ncepnd cu pinul de intrare dedicat a dispozitivului numit Test Data In (TDI) i terminndu-se cu pinul de ieire al dispozitivului numit Test Data Output (TDO). Semnalul Test Clock (TCK) este furnizat de asemenea printr-un pin dedicat iar diferitele moduri de operare sunt controlate printr-un semnal serial dedicat de control Test Mode Select (TMS). Utilizarea conexiunilor boundary-scan

    La nivel de dispozitiv (component) elementele boundary-scan nu au nici o influen asupra funcionalitii dispozitivului, asupra logicii interne. De fapt calea boundary-scan este independent de funcionarea dispozitivului. Scanarea la nivelul boundary-scan este artat n figura de mai sus. Figura arat o plac ce conine patru dispozitive (componente) boundary-scan. Exist un conector la care exist un pin de intrare numit TDI conectat la pinul TDI a primului dispozitiv. Pinul TDO a primului dispozitiv este conectat prin cablaj la pinul TDI a celui de-al doilea dispozitiv i aa mai departe, crendu-se o cale global de scanare care se termin prin conectarea la pinul de ieire a conectorului plcii, numit TDO. TCK este conectat n paralel la toi pinii de intrare TCK a celor patru componente. De asemenea TMS este conectat n paralel la intrrile TMS. Testerul vede la conector concatenarea diferitelor registre boundary-scan ceea ce nseamn c vede un singur registru care permite accesul la toate ieirile dispozitivelor considerate ca driver (uneori numite i transmitoare) i un registru pentru intrrile dispozitivelor considerate ca sensors (uneori numite i receptoare). n acest fel se pot realiza teste specifice pe conexiunile ntre dispozitive prin intermediul cii globale de scanare. Aplicarea stimulului de intrare se face prin ncrcarea acestuia de la conectorul extern prin intermediul pinului TDI n celulele de ieire corespunztoare (operaia shift-in). Acest stimul se aplic conexiunilor ntre componente prin intermediul ieirilor (operaia update). Se realizeaz apoi capturarea valorii rspunsului n celulele de intrare (operaia capture) i deplasarea serial a acestuia la conectorul de ieire la pinul TDO (operaia shift-out).

  • n principiu boundary-scan poate fi considerat ca un mecanism de interconectare n diferite moduri a structurilor de pe placa de circuit imprimat. Celula de baz boundary-scan

    Figura de mai sus arat celula de baz boundary-scan notat cu BC_1. Aceast celul are patru moduri de operare: normal, update, capture i serial shift. Elementele de memorie sunt realizate din dou bistabile D care au multiplexoare la intrare i la ieire. n modul normal Data_In este trimis direct la Data_Out. n modul update coninutul celulei Update Hold este trimis la Data_Out. n modul capture Data_In este aplicat la intrarea celulei Capture Scan i valoarea este memorat la urmtorul ClockDR. ClockDR deriv (este obinut) din TCK. n modul shift ieirea Scan_Out a unei celule Capture Scan este trimis la intrarea Scan_In a urmtoarei celule Capture Scan prin intermediul conexiunilor interne. Trebuie reinut faptul c operaiile de captare (capture) i operaiunile de transfer (shift operation) nu interfereaz cu trecerea normal a datelor de la terminalul paralel de intrare la terminalul paralel de ieire. Acest lucru permite captarea din zbor a valorilor operaionale i transferul acestor valori la ieire pentru inspecie, fr interferene. Aceast proprietate a registrelor boundary-scan are un potenial imens pentru monitorizarea n timp real a strii de funcionare a unui sistem - un fel de aparat de fotografiat electronic lund s