arquitectura computadoras

  • Published on
    08-Sep-2015

  • View
    5

  • Download
    3

Embed Size (px)

DESCRIPTION

arquitectura computadoras

Transcript

<p>Presentacin de PowerPoint</p> <p>UNIVERSIDAD NACIONALMAYOR DE SAN MARCOSDecana de AmricaFACULTAD DE INGENIERA DE SISTEMAS E INFORMATICA</p> <p>ARQUITECTURA DE COMPUTADORASMg. JUAN CARLOS GONZALES SUAREZ2015-I</p> <p>1Modelo de Von Newman * Computador con Programa almacenado* Implica dos ciclos o estados en el procesamiento de ordenes.Memoria PrincipalUnidad Centralde ProcesoFECircuito Secuencial de Proceso y AlmacenamientoUnidad de EntradaUnidad deSalidaComputadora Alambrada - HardwiredComputadoraArquitectura de ComputadorasMg. Juan Carlos Gonzales Surez2Bloques principales de una ComputadoraUnidad de Proceso</p> <p>Unidad de EntradaUnidad deSalidaUnidad de MemoriaUnidad de ControlROM: UVPROM, FLASH-EPROM. RAM: SRAM, DRAM, DDR.MonitorModemPrinterGrabador de CD/DVDParlantesDisco Duro/FlexibleTecladoMouseLector de CD/DVDScannerMicrfonoDisco Duro/FlexibleArquitectura de ComputadorasMg. Juan Carlos Gonzales Surez3BUS DE DIRECCIONESA15...A0+5VGND8085X1X2CLK OUTREADYBUS DE DIRECCIONESA15...A8BUS DE DATOS/DIRECAD7...AD0HLDAHOLDSIDSODS0S1IO/ MALERDWRTRAPRST 7.5RST 6.5RTS 5.5INTRINTARESET INRESET OUTBUS DE DATOS D7... D0Arquitectura de ComputadorasMg. Juan Carlos Gonzales Surez4Decodificador de instruccionesReg de instruc.8085 CPUControl de RelojControl de Interrupc.Control I/O Serie.BufferDirec.Buffer DatosDatosDirec.Latch DireccinIncrem / DecremContad de ProgramAcumuladorFlagsReg CReg EReg LPuntero de PilaReg HReg DReg BTemporalInternal Data BusALUArquitectura de ComputadorasMg. Juan Carlos Gonzales Surez5DLCLBLALDISIBPSPDHCHBH AHFLAGSALUUnidadDeEjecucionIPDSSSCSESSInterfaseDeMemoriaUnidadInterfaseDe BusUnidad de Ejecuciony Control de Sistema1234InstructionQueue8088 CPUArquitectura de ComputadorasMg. Juan Carlos Gonzales Surez6-BHEAD15-AD0A16-A19-RD, -WRDT/-R, -DEN, ALEHLDAHOLDREADYGND,VCCRESETCLK8086 CPUMN/MX-RQ/GT 0,1-LOCKQS0, QS1-S2, -S1, -S0-TESTNMIINTAINTCSBH BLALU(16 bits)FlagsUnidad de Interface de BusCola de instruc. (6 Bytes)IPDSSSESDISIBPSPDH DLCH CLAH ALControl &amp; Timing</p> <p>Arquitectura de ComputadorasMg. Juan Carlos Gonzales Surez7EXECUTIONUNITEffective Address OperandsDataCodeBytesBUSUNITAddress</p> <p>DataADDRESSUNITReal AdressesAddress formed in 1 clock6 Byte Prefetch queueInstructionsUp to 3 Instructions Pre-codedINSTRUCTIONUNIT80286 Pipelined Microarchitecture8 MB/s Transfer rateat 8 MHzclockArquitectura de ComputadorasMg. Juan Carlos Gonzales Surez8Segment Register and CacheSegment TranslatorSegment UnitTraslation Lookaside BufferPage TranslatorPage UnitDecoderInstruction QueueDecode UnitPrefetch QueuePrefetcherPrefetch UnitRegistersBarrel ShifterMultiply/DivideALUExecution UnitAddress</p> <p>Data</p> <p>ControlBus UnitBus Interface80386 Pipelined MicroarchitectureArquitectura de ComputadorasMg. Juan Carlos Gonzales Surez9</p> <p>80486DX2Arquitectura de ComputadorasMg. Juan Carlos Gonzales Surez10Pentium MMX</p> <p>Arquitectura de ComputadorasMg. Juan Carlos Gonzales Surez11Motorola 68060</p> <p>Arquitectura de ComputadorasMg. Juan Carlos Gonzales Surez12MicroSPARC</p> <p>Arquitectura de ComputadorasMg. Juan Carlos Gonzales Surez13</p> <p>Power PC 601Arquitectura de ComputadorasMg. Juan Carlos Gonzales Surez14AMD K7</p> <p>Arquitectura de ComputadorasMg. Juan Carlos Gonzales Surez15Intel Core2 Duo</p> <p>Arquitectura de ComputadorasMg. Juan Carlos Gonzales Surez16Microprocesador Cell</p> <p>Arquitectura de ComputadorasMg. Juan Carlos Gonzales Surez17Arquitectura del Sistema Bsico 8086/88Canal de direccionCanal de controlCanal de datosA la Memoria y E/SA19... A088: D0.... D7O86: D0....D15-RD, -WR, IO/-M8086U8088Arquitectura de ComputadorasMg. Juan Carlos Gonzales Surez18FFFFFFFFFEFFFFD</p> <p>0000200001000001 MB80868088Memoria LOGICAFFFFFFFFFFFEFFFFFD</p> <p>00000200000100000016 MB8028680386SXFFFFFFFFFFFFFFFEFFFFFFFD</p> <p>0000000200000001000000004 GB80386DX80486Arquitectura de ComputadorasMg. Juan Carlos Gonzales Surez19Memoria FISICAFFFFFFFFFFFDFFFFFB</p> <p>000005000003000001-8bits-</p> <p>8 MBBanco alto(impar)FFFFFEFFFFFCFFFFFA</p> <p>000004000002000000Banco bajo(par)D15-D8D7-D0-8bits-</p> <p>8 MB8028680386SX FFFFFFFFFEFFFFD</p> <p>0000200001000008088-8 bits-</p> <p>1 MBArquitectura de ComputadorasMg. Juan Carlos Gonzales Surez20Memoria FISICAFFFFFFFCFFFFFFF8FFFFFFF4</p> <p>0000000800000004000000001 GBFFFFFFFDFFFFFFF9FFFFFFF5</p> <p>0000000900000005000000011 GBFFFFFFFEFFFFFFFAFFFFFFF6</p> <p>0000000A00000006000000021 GBFFFFFFFFFFFFFFFBFFFFFFF7</p> <p>0000000B00000007000000031 GB80386DX y 80486Banco 0D7-D0D15-D8D23-D16D31-D24Banco 1Banco 2Banco 3Arquitectura de ComputadorasMg. Juan Carlos Gonzales Surez21EAX 386DX, 48632 bitsAXALAH8 bits16 bits8 bitsAX AcumuladorBX BaseCX ContadorDX DatosRegistros de proposito generalA8 bitsArquitectura de ComputadorasMg. Juan Carlos Gonzales Surez22Registro Flags (de banderas o indicadores)C acarreoP paridadA acarreo auxiliarZ ceroS signoT trampaIinterrupcionDdireccionOsobreflujo86/88286IOPLnivel de privilegio de ent / salNTtarea anidada386486DXRFreanudarVMmodo virtual486SXACcomprobacion de alineacionArquitectura de ComputadorasMg. Juan Carlos Gonzales Surez23Registros Apuntadores e IndicesSP Puntero de pilaBP Puntero de baseSI Indice de fuenteDI Indice de destinoIP Puntero de instruccionesRegistros de SegmentosCS Segmento de codigoDS Segmento de datosES Segmento extraSS Segmento de pilaESPEBPESIEDIEIPNo disponib. en8086/88 y 286SEGMENTO64 KBArquitectura de ComputadorasMg. Juan Carlos Gonzales Surez241000SegmentoDIRECCION LOGICA y FISICA LOGICA ====&gt; SEGMENTO : DESPLAZAMIENTOFISICA ====&gt; ( SEGMENTO * 10h ) + DESPLAZAMIENTOEjm:</p> <p>CS = 1000HDesplaz. = F000H</p> <p>DIR.LOGICA1000:F000FFFFF</p> <p>1FFFF</p> <p>1F000</p> <p>10000</p> <p>00000F000DesplazamientoEntonces:</p> <p>DIR. FISICA 1F000HArquitectura de ComputadorasMg. Juan Carlos Gonzales Surez25SSBPSPPuntero de pilaPuntero baseCSIPPuntero de InstruccionesDSSIIndice fuenteESDIIndice destinoApuntadores e Indices en los SegmentosArquitectura de ComputadorasMg. Juan Carlos Gonzales Surez26SEGMENTOS Y DESPLAZAMIENTOS IMPLICITOS8086 / 88DI para instrucciones de cadenas.ESBX, DI, SI o un nmero de 16 bits.DSSP o BP.SSIPCSDesplazamientoSegmentoArquitectura de ComputadorasMg. Juan Carlos Gonzales Surez27Gracias</p> <p>Juan Carlos Gonzales Suarezjuancgonzaless@yahoo.com28</p>