Diseño con Circuitos Integrados MSI Simulación e Implementación

  • Published on
    22-Oct-2015

  • View
    90

  • Download
    2

Embed Size (px)

DESCRIPTION

Utilizacion de una EPROM para la implementacin de funciones booleanas complejas Simulacin en Proteus

Transcript

  • Departamento de Ingeniera Elctrica/Electrnica, Universidad San Francisco de Quito

    Laboratorio de Sistemas Digitales

    14 de noviembre de 2013

    Prctica No. 5 y 6 Diseo con Circuitos Integrados MSI Simulacin e Implementacin.

    Elaborado por: Santiago Mancheno y Adrin SilvaFecha de entrega del informe: 14/11/13Fecha de elaboracin de la prctica: 07/11/13

    Contenido1. Objetivos 1

    2. Informe 12.1. Introduccin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12.2. Prelaboratorio . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32.3. Laboratorio . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

    2.3.1. Simulacin del circuito en Proteus . . . . . . . . . . . . . . . . . . . . . . . . . . . 62.3.2. Armado e implementacin del circuito . . . . . . . . . . . . . . . . . . . . . . . . . 8

    3. Conclusiones 11

    Referencias y Bibliografia 13

    1. Objetivos1. Disear circuitos digitales utilizando CI MSI

    2. Utilizar memorias UV-EPROM para la implementacin de funciones Booleanas complejas

    3. Sintetizar circuitos digitales utilizando herramientas de software

    4. Simular circuitos digitales utilizando PSpice o Proteus.

    2. Informe

    2.1. IntroduccinEn esta prctica de laboratorio, se implementar una versin del juego del ahorcado. La operacin

    del circuito es la siguiente:

    1

  • 1. El jugador #1 ingresa un cdigo de 4 bits el cual es utilizado como direccin base a un espacio dememoria de 4 palabras contiguas las cuales corresponden al cdigo a ser adivinado por el jugador#2.

    2. El cdigo recuperado de memoria es comparado con un dato de 4 bits ingresado por el jugador #2,a travs del CI 74LS85. El resultado de la comparacin (1 si acierta, 0 si no) es entregado a unamquina de estado finito a cual enva por un lado un cdigo de 3 bits al decodificador 74LS47 conel nmero de aciertos y por otro un dato de 1 bit el cual indica si se debe proceder a leer el siguientedato de memoria o se permanece en la misma posicin.

    3. El acceso a los datos de memoria contiguos se realiza al incrementar un registro de acuerdo alresultado de la suma realizada en el CI 74LS83.

    El esquema del circuito se muestra en la figura (2.1):

    Figura 2.1: Esquema del circuito del ahorcado.Tomado de: [10]

    La memoria que se va a usar es una memoria UV-EPROM (UV-Eraseble programmable Read OnlyMemory), estas es una memoria ROM en la que se guardan datos por una sola vez. Como esta ROMes programable se le puede introducir los datos por medi de una software y una computadora, ademsesta memoria es borrable por medio de UV es decir que se pueden quitar los datos de la memoria sise la expone a una intensa luz ultravioleta por media hora aproximadamente. Una implementacin concompuertas lgicas de una ROM de 4 3 se muestra en la figura (2.2):

    Figura 2.2: Implementacin de ROM de 4 3 usando compuertas lgicas.Tomado de: [1]

    La UV-EPROM que se utilizar es una memoria Intel 2764A de 64K(8K 8) . La configuracin depines se muestra en la figura(2.3):

    2

  • Figura 2.3: Configuracin de Pines UV-EPROM 2764ATomado de: [2]

    2.2. PrelaboratorioPrimero se disear la mquina de estados finitos que se necesita para la implementacin del circuito

    del ahorcado. Esta mquina tien una entrada llamada C que dice da un 1 cuando es correcta la compa-racin y dos salidas. La primera Y dice si hay que cambiar de direccin de memoria y la salida D2:0quemuestra los aciertos. El diagrama de estados se muestra en la siguiente figura (2.4):

    Figura 2.4: Diagrama de estados de FSMTomado de: [10]

    Con el diagrama de estados del sistema se realizaron la tabla de verdad para el circuito de entrada(cuadro 2.1 ) y para el circuto de salida (cuadro 2.2 ):

    3

  • Cuadro 2.1: Tabla de Verdad para el CC de entrada de FSM

    Estado Actual Entrada Siguiente EstadoEstado s2 s1 s0 C Estado s02 s01 s00S0 0 0 0 0 S0 0 0 0S0 0 0 0 1 S1 0 0 1S1 0 0 1 X S2 0 1 0S2 0 1 0 0 S2 0 1 0S2 0 1 0 1 S3 0 1 1S3 0 1 1 X S4 1 0 0S4 1 0 0 0 S4 1 0 0S4 1 0 0 1 S5 1 0 1S5 1 0 1 X S6 1 1 0S6 1 1 0 0 S6 1 1 0S6 1 1 0 1 S7 1 1 1S7 1 1 1 X S7 1 1 1

    Cuadro 2.2: Tabla de Verdad para el CC de salida de FSM

    Estado Actual SalidaEstado s2 s1 s0 D2 D1 D0 YS0 0 0 0 0 0 0 0S1 0 0 1 0 0 1 1S2 0 1 0 0 0 1 0S3 0 1 1 0 1 0 1S4 1 0 0 0 1 0 0S5 1 0 1 0 1 1 1S6 1 1 0 0 1 1 0S7 1 1 1 1 0 0 1

    Despus de esto se us el software LogicFriday para la sntess de las funciones booleanas y su imple-mentacin apartir de las tablas de verdad.

    Para el circuito combinacional de entrada se intrudujo la siguiente tabla de verdad de la figura (2.5):

    Figura 2.5: Tabla de verdad para circuito de entrada en LogicFriday

    Con esa tabla de verdad se hizo la sntesis de las funciones booleanas y se las minimiz como semuestra en la figura (2.6):

    4

  • Figura 2.6: Ecuacines booleanas circuito de entrada

    Por ltimo, una vez obtenidas las ecuaciones booleanas sintetizadas se hace su implementacin. Paraeste circuito se pido al programa que use compuertas AND, OR, NOT y MUX con lo que se obtuvo laimplementacin de la figura (2.7):

    Figura 2.7: Implementacion circuito de Entrada

    Despus, para el circuito combinacional de salida, igual que antes, se intrudujo la siguiente tabla deverdad de la figura (2.8):

    Figura 2.8: Tabla de verdad para circuito de salida en LogicFriday

    Con esa tabla de verdad se hizo la sntesis de las funciones booleanas y se las minimiz como semuestra en la figura (2.9):

    5

  • Figura 2.9: Ecuacines booleanas circuito de salida

    Por ltimo, una vez obtenidas las ecuaciones booleanas sintetizadas se hace su implementacin.Sinembargo para este circuito se le pidi al programa que use compuertas NAND, OR, y MUX con lo quese obtuvo la implementacin de la figura (2.10):

    Figura 2.10: Implementacion circuito de Salida

    2.3. Laboratorio2.3.1. Simulacin del circuito en Proteus

    Una vez obtenido la esquemas del circuito de la mquina de estados finitos (FSM) y el esquema delcircuito del ahorcado se procedi a armar este esquema en el software proteus para su simulacin.

    Primero se realiz la FSM con los circuitos de la figura 2.7 y2.10. La FSM realizada en Proteus semuestra en la figura(2.11):

    Figura 2.11: FSM en Proteus

    6

  • Una vez realizada la FSM se la puso como subcircuito para usarla en el esquema general del circuitodel ahorcado. El circuito del ahorcado se arm totalmente en Proteus siguiendo el esquema de la figura2.1. El circuito diseado en Proteus se muestra en la figura(2.12):

    Figura 2.12: Circuito completo del ahorcado en Proteus

    Cabe recalcar que se tuvo que aumentar un pulsador como ENTER en el comparador que ser pulsadocuando el jugador 2 quiera comparar su palabra con la de la memoria. Este ENTER se agreg ya que porun problema de sincronizacin el nmero se comparaba 2 veces, dando como resultado 2 aciertos, antesde que se cambie el estado de memoria.

    Solucionado este problema de sincronizacin y con ya armados los circuitos se continu a programar lamemoria usando un archivo Hex que se lo gener usando el software IC-Prog. Los datos que se grabaranen la memoria y que se usaron para generar el archivo Hex se muestra en la figura(2.13):

    Figura 2.13: Datos para el archivo Hex de la memoria

    Con todo esto, se procedi a simular la salida para diferentes valores de entrada del jugador 1 y deljugador 2.

    Una imagen de la simulacin de la segunda palabra, primer espacio en la memoria que correspondeal numero 5 (0101 en binario) es adivinado por el jugador 2 se muestra en la figura (2.14):

    7

  • Figura 2.14: Simulacin exitosa del circuito del ahorcado

    Como se puede ver en la simulacin, el jugador 1 ingresa el el nmero de la palabra correspondiente,en este caso 0001 que corresponde a la segunda palabra. Estos datos pasan por los flip-flops y luegocorresponde a los bits A7:4 de la memoria ( los 5 primeros bits ms significativo de la entrada de lamemoria van a tierra ya que no se va a ocupar esos espacios de memoria) la cual es la direccin basepara la palabra. Los 4 bits menos significativos de la memoria empiezan en 0 y son controlados por elsumador. De la memoria, como los 4 bits menos significativos de la memoria son 0, sale el primer espaciode la palabra, en este caso es el 0101 (5 decimal). La salida de la memoria pasa por otros flip flops yllegan al comparador. A la vez los 4 bits ingresados por el jugador 2 pasan por otros flip flops para tenersincronizacin y tambin llegan al comparador. En el comparador se realiza la comparacin entre losdatos de la memoria con los bits ingresados por el jugador 2 cuando se preciona el ENTER. Si son igualesla salida del comparador es un 1 lgico y la mquina de estados saca en binario el nmero de aciertos yestos pasan por el decodificador BCD y sale al display. La FSM tambin saca una salida Y que se hace1 cuando el jugador 2 ha acertado. Esta salida Y va al sumador de 4 bits y se suma con los bits menossignificativos de la memoria pasando antes por un flip flop y se pasa al segundo espacio de la palabra.

    Una vez verificado que el circuito funciona correctamente para todos los valores posibles de entradapara cualquier espacio de la memoria se continu con el armado fsico del circuito en Protoboard.

    2.3.2. Armado e implementacin del circuito

    Compuertas utilizadas

    Para este circuito se utilizaron los siguientes dispositivos presentados en la tabla (2.3):

    8

  • Cuadro 2.3: Tabla de Dispositivos

    Funcin del Dispositivo Serie Cantidad Diagrama de ConexinFlip-Flop SN74LS74AN 10

    AND (2 Inputs) HD74LS08 1

    NAND (2 Inputs) HD74LS00 2

    NOT HD74LS04 1

    OR (2 Inputs) HD74LS32 1

    9

  • Mul