Modélisation et Caractérisationde Plates-Formes SoC ... gogniat/papers/rouxelphd2006.pdf · IV notamment…

  • Published on
    11-Nov-2018

  • View
    212

  • Download
    0

Embed Size (px)

Transcript

<ul><li><p>N dordre : 77</p><p>Thse</p><p>prsente et soutenue publiquement le</p><p>5 dcembre 2006</p><p>par</p><p>Samuel Rouxel</p><p>pour obtenir le grade de</p><p>DOCTEUR S SCIENCES delUniversit de Bretagne Sud</p><p>Spcialit : Sciences et Sciences de lIngnieurMention : lectronique et Informatique Industrielle</p><p>Modlisation et Caractrisation de Plates-Formes SoC</p><p>Htrognes : Application la Radio Logicielle</p><p>devant le jury compos de :</p><p>Mme Fabienne Nouvel Matre de Confrences (HDR), IETR, Rennes RapporteurM. Charles Andr Professeur, I3S, Sophia Antipolis RapporteurM. Christophe Moy Enseignant chercheur, Supelec, Rennes ExaminateurM. Jol Champeau Matre de Confrences, ENSIETA, Brest ExaminateurM. Jean-Luc Philippe Professeur, LESTER, Lorient Directeur de thseM. Guy Gogniat Matre de Confrences, LESTER, Lorient Examinateur</p><p>Laboratoire dlectronique des Systmes Temps Rel (LESTER) CNRS FRE2734Universit de Bretagne Sud</p><p>tel-0</p><p>0124</p><p>433,</p><p> ver</p><p>sion</p><p> 1 - </p><p>15 J</p><p>an 2</p><p>007</p><p>http://tel.archives-ouvertes.fr/tel-00124433/fr/http://hal.archives-ouvertes.fr</p></li><li><p>tel-0</p><p>0124</p><p>433,</p><p> ver</p><p>sion</p><p> 1 - </p><p>15 J</p><p>an 2</p><p>007</p></li><li><p>Rsum</p><p>Lvolution des systmes lectroniques en terme de miniaturisation, de puissance et deressources de calcul disponibles devient telle que des applications de plus en plus complexespeuvent tre implantes sur un mme circuit. Pour dvelopper de tels systmes (architecture ma-trielle et application), les outils et mthodes de conception actuels se placent un haut-niveaudabstraction (niveau systme). Ces outils permettent de modliser et de spcifier les systmes,afin de vrifier et de tester leurs fonctionnalits. Ils valuent galement les performances deceux-ci et renseignent le concepteur sur le respect ou non des contraintes spcifies. Ces outilsse concentrent principalement sur laspect fonctionnel des applications. Or lheure actuelle,afin de ne pas avoir redvelopper chaque fois certaines fonctions (cryptage, filtrage, etc.)suivant la cible vise, les industriels et universitaires dveloppent des composants prconus,les IP, matriels (fonctions dj synthtises) ou logiciels (codes sources dj crits). Certainesde ces IP sont paramtrables et leurs fonctionnalits sont garanties. Il est donc indispensablede prendre en compte ces composants dans un flot de conception de systme sur puce (SoC),et de proposer des outils qui utilisent leurs caractristiques afin de rduire davantage le tempsde validation du systme global ; ceci permet de valider trs tt dans le cycle de conception leschoix architecturaux du systme concevoir.</p><p>Les travaux de cette thse se sont drouls dans le cadre du projet RNRT A3S, et intgrentcette notion de composants au sein dune mthodologie de conception dune plate-forme SoC(System on Chip), base sur le langage de modlisation UML (Unified Modeling Language).Cette mthodologie propose un environnement de modlisation qui repose sur le profil UMLA3S, appuyant lapproche darchitectures bases sur les modles (MDA). Elle permet en outrede modliser et de spcifier un systme en dcorrlant dans un premier temps lapplicationlogicielle et larchitecture matrielle pouvant la supporter. Le modle applicatif obtenu (PIM)est indpendant de la plate-forme matrielle (modle architectural). Cest seulement dans unsecond temps, aprs avoir modlis une ou plusieurs applications et plates-formes matriellesque le concepteur peut tester un ou plusieurs choix dimplmentation. Le modle devient alorsdpendant de la plate-forme matrielle (modle PSM). La mthodologie inclut par ailleurs desrgles de vrifications et de validation des systmes (respect des contraintes structurelles ettemps rel). Loutil dvelopp, mettant en uvre cette mthodologie exploite le profil A3S, etpermet ainsi de modliser, de spcifier des systmes complexes et de vrifier les modlisationseffectues en UML, et renseigne le concepteur sur la faisabilit du systme dvelopp (or-donnanabilit, taux doccupation), aprs lanalyse de loutil XAPAT intgr. Cette conceptionbase sur les modles implique un niveau de reprsentation des lments qui les compose, enadquation avec le niveau de conception dsir. Elle implique galement une manipulation aisepour les architectes systmes, en les assistant par une smantique riche pour permettre lanalyseet la validation des systmes.</p><p>Le domaine applicatif retenu est celui des systmes Radio Logicielle. Une chane UMTS a</p><p>III</p><p>tel-0</p><p>0124</p><p>433,</p><p> ver</p><p>sion</p><p> 1 - </p><p>15 J</p><p>an 2</p><p>007</p></li><li><p>IV</p><p>notamment permis la validation de loutil en confrontant les rsultats estims de loutil, ceuxmesurs sur une plate-forme temps rel htrogne (multi-DSP, multi-FPGA). Une partie dutravail sest concentr sur lidentification des composants utiles la conception des systmesSoC, et de leurs caractristiques, en adquation avec le niveau dabstraction considr. Cescomposants sont de natures diffrentes (logiciels, matriels), et disposent de caractristiquesdiffrentes suivant le niveau de configuration (modle PIM, modle PSM). Une autre partiedes travaux a port sur la dfinition des modles UML, et donc du profil, qui dfinissent lasmantique des diffrents composants identifis en fonction de la configuration (PIM, PSM),ainsi que leurs relations. Une rflexion a t ncessaire afin dlaborer les diverses rgles devrification et modles dexcution qui permettent dinformer le concepteur de ses erreurs etde la faisabilit du systme modlis. Un modle de systme dexploitation a galement tinclus, enrichissant la liste des lments (composants) dj dfinis et dmontrant lextensibilitdu profil.</p><p>Mots clefs : UML, prototypage rapide, codesign, approche MDA, PIM, PSM, application Ra-dio Logicielle, vrification de cohrence, ordonnancement temps rel.</p><p>tel-0</p><p>0124</p><p>433,</p><p> ver</p><p>sion</p><p> 1 - </p><p>15 J</p><p>an 2</p><p>007</p></li><li><p>Remerciements</p><p>Cette thse est le rsultat dun travail de 3 ans effectu au sein du Laboratoire des Systmeslectroniques TEmps Rel (LESTER) de lUniversit de Bretagne Sud. Je remercie les direc-teurs successifs, Monsieur ric Martin, Professeur des Universits et aujourdhui prsident delUniversit de Bretagne Sud, et Monsieur Emmanuel Boutillon, Professeur des Universits etactuel directeur du LESTER, pour mavoir accueilli dans ce laboratoire.</p><p>Je remercie particulirement mon directeur de thse Monsieur Jean-Luc Philippe, demavoir propos cette thse qui a eu du mal arriver, mais qui ma beaucoup apporte. Jele remercie pour sa disponibilit, son accompagnement et ses conseils bnfiques.</p><p>Je tenais remercier chaleureusement mon co-encadrant de thse, Guy Gogniat, pour laqualit de son encadrement, son soutien, son coute, sa gentillesse et ses encouragements.</p><p>Je remercie Madame Fabienne Uzel-Nouvel et Monsieur Charles Andr davoir acceptdtre les rapporteurs de ce manuscrit et membre du jury.</p><p>Je remercie galement les membres du projet A3S avec lesquels jai eu plaisir travaillerpour ma premire exprience de projet de recherche national et qui ont particip au bon drou-lement de cette thse.</p><p>Je tiens aussi remercier lensemble des membres du laboratoire LESTER pour leur accueil,leur gentillesse, leur courtoisie, et leur bonne humeur.</p><p>Jai galement partag mon quotidien avec des collgues de bureau qui ont fait que cestrois annes se sont encore mieux droules. Je tenais donc remercier en particulier BertrandLe Gal et Samuel Evain pour leur amiti et leur soutien prcieux.</p><p>Enfin, un grand merci ma famille, mes amis et Nathalie, pour leur prsence et leursoutien.</p><p>V</p><p>tel-0</p><p>0124</p><p>433,</p><p> ver</p><p>sion</p><p> 1 - </p><p>15 J</p><p>an 2</p><p>007</p></li><li><p>tel-0</p><p>0124</p><p>433,</p><p> ver</p><p>sion</p><p> 1 - </p><p>15 J</p><p>an 2</p><p>007</p></li><li><p>Table des matires</p><p>Introduction 1</p><p>I Mthodologies de conception et langage UML 9I.1 Les mthodologies de conception des SoC . . . . . . . . . . . . . . . . . . . . 9</p><p>I.1.1 Que se cache-t-il derrire un SoC ? . . . . . . . . . . . . . . . . . . . . 9I.1.2 Comment concevoir un SoC ? . . . . . . . . . . . . . . . . . . . . . . 12I.1.3 Mthodologies et langages de conception au niveau systme . . . . . . 14I.1.4 Lapproche MDA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17</p><p>I.2 Le langage UML dans la conception de SoC . . . . . . . . . . . . . . . . . . . 19I.2.1 Quest-ce quUML ? . . . . . . . . . . . . . . . . . . . . . . . . . . . 19I.2.2 Adapter UML : Les Profils . . . . . . . . . . . . . . . . . . . . . . . . 20I.2.3 Intgrer UML dans les mthodologies de conception SoC . . . . . . . 27I.2.4 Profil et mthodologie A3S . . . . . . . . . . . . . . . . . . . . . . . . 38I.2.5 Synthse comparative . . . . . . . . . . . . . . . . . . . . . . . . . . 39</p><p>I.3 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40</p><p>II Concevoir avec UML 43II.1 Approche MDA pour la conception de systmes temps rel embarqus . . . . . 43</p><p>II.1.1 Le flot de conception A3S . . . . . . . . . . . . . . . . . . . . . . . . 43II.1.2 Identification des lments du modle . . . . . . . . . . . . . . . . . . 45II.1.3 Profil UML A3S . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52II.1.4 Modlisation des applications . . . . . . . . . . . . . . . . . . . . . . 61II.1.5 Modlisation des plates-formes matrielles . . . . . . . . . . . . . . . 64II.1.6 Choix dimplantations . . . . . . . . . . . . . . . . . . . . . . . . . . 67II.1.7 Vrifications et rgles associes . . . . . . . . . . . . . . . . . . . . . 69</p><p>II.2 Intgration des systmes dexploitation . . . . . . . . . . . . . . . . . . . . . . 72II.2.1 Identification des lments . . . . . . . . . . . . . . . . . . . . . . . . 72II.2.2 Mtamodle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74II.2.3 Intgration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75II.2.4 Vrifications et rgles associes . . . . . . . . . . . . . . . . . . . . . 77</p><p>II.3 Outillage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77II.3.1 UML . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78II.3.2 Passerelle XML . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78II.3.3 XAPAT : Xmi A3S Profile Analysis Tool . . . . . . . . . . . . . . . . 83</p><p>II.4 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85</p><p>VII</p><p>tel-0</p><p>0124</p><p>433,</p><p> ver</p><p>sion</p><p> 1 - </p><p>15 J</p><p>an 2</p><p>007</p></li><li><p>VIII TABLE DES MATIRES</p><p>III Une application Radio Logicielle : UMTS 87III.1 Application UMTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87</p><p>III.1.1 Emetteur et Rcepteur UMTS . . . . . . . . . . . . . . . . . . . . . . 87III.2 Modlisation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91III.3 Rsultats danalyse . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96III.4 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98</p><p>IV Extension aux systmes dexploitation 101IV.1 Mthodologie dacquisition doverhead . . . . . . . . . . . . . . . . . . . . . 101</p><p>IV.1.1 Choix de lenvironnement exprimental . . . . . . . . . . . . . . . . . 102IV.1.2 Mthodologie employe . . . . . . . . . . . . . . . . . . . . . . . . . 103IV.1.3 Cot des overheads dun systme dexploitation . . . . . . . . . . . . . 107IV.1.4 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110</p><p>IV.2 Benchmark complet . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111IV.2.1 Prsentation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111IV.2.2 Modlisation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112IV.2.3 Rsultats danalyse et destimation . . . . . . . . . . . . . . . . . . . . 114</p><p>IV.3 Application de Tracking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116IV.3.1 Prsentation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116IV.3.2 Modlisation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117IV.3.3 Rsultat danalyse et destimation . . . . . . . . . . . . . . . . . . . . 120</p><p>IV.4 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121</p><p>Conclusion 123</p><p>Lexique 128</p><p>Bibliographie 134</p><p>A Les Vrifications 135</p><p>B Composition de la plate-forme Pentek 139</p><p>C Lois destimation de loverhead dun systme dexploitation 145C.0.1 Effet de lordonnanceur sur le temps dexcution . . . . . . . . . . . . 145C.0.2 Effet de la cration des tches sur le temps dexcution . . . . . . . . . 146C.0.3 Effet de la cration de smaphores sur le temps dexcution . . . . . . 146C.0.4 Effet des pends de smaphores sur le temps dexcution . . . . . . . . 147C.0.5 Effet des posts de smaphores sur le temps dexcution . . . . . . . . . 147C.0.6 Effet de la cration de mutex sur le temps dexcution . . . . . . . . . 148C.0.7 Effet des pends de mutex sur le temps dexcution . . . . . . . . . . . 149C.0.8 Effet des posts de mutex sur le temps dexcution . . . . . . . . . . . . 149C.0.9 Effet de la cration des flags sur le temps dexcution . . . . . . . . . . 149C.0.10 Effet des pends de flag sur le temps dexcution . . . . . . . . . . . . . 150C.0.11 Effet des posts de flag sur le temps dexcution . . . . . . . . . . . . . 150C.0.12 Effet de la cration des mailbox sur le temps dexcution . . . . . . . . 151C.0.13 Effet des pends de mailbox sur le temps dexcution . . . . . . . . . . 151C.0.14 Effet des posts de mailbox sur le temps dexcution . . . . . . . . . . . 152</p><p>tel-0</p><p>0124</p><p>433,</p><p> ver</p><p>sion</p><p> 1 - </p><p>15 J</p><p>an 2</p><p>007</p></li><li><p>TABLE DES MATIRES IX</p><p>C.0.15 Effet des postOpt de mailbox sur le temps dexcution . . . . . . . . . 152C.0.16 Effet de la cration des messages queue sur le temps dexcution . . . . 153C.0.17 Effet des pends de message queue sur le temps dexcution . . . . . . . 153C.0.18 Effet des posts de message queue sur le temps dexcution . . . . . . . 154C.0.19 Effet des postFront de message queue sur le temps dexcution . . . . . 154C.0.20 Effet des postOpt de message queue sur le temps dexcution . . . . . . 155C.0.21 Effet du changement de contexte sur le temps dexcution . . . . . . . 157C.0.22 Cot de linitialisation de ucos . . . . . . . . . . . . . . . . . . . . . . 157</p><p>tel-0</p><p>0124</p><p>433,</p><p> ver</p><p>sion</p><p> 1 - </p><p>15 J</p><p>an 2</p><p>007</p></li><li><p>tel-0</p><p>0124</p><p>433,</p><p> ver</p><p>sion</p><p> 1 - </p><p>15 J</p><p>an 2</p><p>007</p></li><li><p>Table des figures</p><p>1 volution des technologies de communications associes aux performancestechnologiques des puces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2</p><p>2 Chane radio . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33 Implmentation typique de larchitecture "libre" matrielle/logicielle du SDRF 4</p><p>I.1 Architecture gnrique dun SoC . . . . . . . . . . . . . . . . . . . . . . . . . 10I.2 Architecture matrielle du MP211 . . . . . . . . . . . . . . . . . . . . . . . . 10I.3 Architecture globale dun SoC . . . . . . . . . . . . . . . . . . . . . . . . . . 11I.4 Vue gnrale de larchitecture du MP211 . . . . . . . . . . . . . . . . . . . . . 12I.5 Flot de conception dun SoC . . . . . . . . . . . . . . . . . . . . . . . . . . . 14I.6 Evolution des mthodologies de conception [1] . . . . . . . . . . . . . . . . . 15I.7 Empilage de plates-formes . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16I.8 Transformation de modles . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18I.9 Structure du profil SPT [2] . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21I.10 Architecture haut-niveau de la spcification MARTE . . . . . . . . . . . . . . 22I.11 Port e...</p></li></ul>

Recommended

View more >